[{"command":"insert","method":null,"selector":".course-modal-ajax-placeholder-964191","data":"\u003Cdiv class=\u0022container content-rte\u0022\u003E\n  \u003Cdiv class=\u0022row\u0022\u003E\n    \u003Cdiv class=\u0022box col-md-6 bg-primary text-white\u0022\u003E\n      \u003Ch2 class=\u0022h1 text-left\u0022\u003E  Architecture des syst\u00e8mes embarqu\u00e9s\n\u003C\/h2\u003E\n                  \u003Cdiv class=\u0022field-spacing\u0022\u003E\n        \u003Cdiv class=\u0022field__label h3 dash\u0022\u003EECTS :\n          5\n        \u003C\/div\u003E\n      \u003C\/div\u003E\n                  \u003Cdiv class=\u0022field-spacing\u0022\u003E\n        \u003Cdiv class=\u0022field__label h3 dash\u0022\u003ESemestre calendaire :\n          Semestre 1\n        \u003C\/div\u003E\n      \u003C\/div\u003E\n            \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003ED\u00e9tail du volume horaire\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                          \u003Cspan class=\u0022field__label h4 mt-5 \u0022\u003ECours magistraux :\u003C\/span\u003E\n                                      \u003Cspan\u003E12\u003C\/span\u003E\n                      \u003C\/div\u003E\n                                \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                          \u003Cspan class=\u0022field__label h4 mt-5 \u0022\u003ETravaux pratiques :\u003C\/span\u003E\n                                      \u003Cspan\u003E16\u003C\/span\u003E\n                      \u003C\/div\u003E\n                                \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                          \u003Cspan class=\u0022field__label h4 mt-5 \u0022\u003ETravaux dirig\u00e9s :\u003C\/span\u003E\n                                      \u003Cspan\u003E12\u003C\/span\u003E\n                      \u003C\/div\u003E\n                                                            \u003C\/div\u003E\n        \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003ELangue d\u0026#039;enseignement\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003EFran\u00e7ais\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n        \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003EEnseignement \u00e0 distance\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003Enon\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n      \u003C\/div\u003E\n    \u003Cdiv class=\u0022box col-md-6\u0022\u003E\n            \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003EPr\u00e9requis\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003E\u003Cul\u003E\n\u003Cli\u003ENotions de base sur les syst\u00e8mes num\u00e9riques (logique combinatoire et s\u00e9quentielle).\u003C\/li\u003E\n\u003Cli\u003EConnaissance de base en algorithmique (variables, structures conditionnelles et boucles).\u003C\/li\u003E\n\u003Cli\u003EInformatique industrielle niveau Licence\u003C\/li\u003E\n\u003C\/ul\u003E\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n        \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003EProgramme \/ plan \/ contenus\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003E\u003Cp\u003E\u003Cstrong\u003EPartie 1 - Architectures logiques programmables et algorithmie\u003C\/strong\u003E\u003C\/p\u003E\n\u003Col\u003E\n\u003Cli\u003EM\u00e9thodologie de conception num\u00e9rique\u003C\/li\u003E\n\u003Cli\u003ELangage VHDL\u003C\/li\u003E\n\u003Cli\u003EDatapath et FSM\u003C\/li\u003E\n\u003C\/ol\u003E\n\u003Cp\u003E\u003Cstrong\u003EPartie 2 - Architecture des syst\u00e8mes num\u00e9riques\u003C\/strong\u003E\u003C\/p\u003E\n\u003Col\u003E\n\u003Cli\u003ERepr\u00e9sentation des nombres \u00e0 virgule fixe et flottante, standard IEEE-754\u003C\/li\u003E\n\u003Cli\u003EAdditionneurs: Ripple-Carry, Carry Select, Carry Lookahead\u003C\/li\u003E\n\u003Cli\u003EMultiplication s\u00e9quentielle, algorithme de Booth,\u003C\/li\u003E\n\u003Cli\u003EMultiplication rapide arborescente, Carry-Save Reduction, Wallace Tree, Multiplication sign\u00e9e, extension de signe et vecteur correcteur\u003C\/li\u003E\n\u003Cli\u003EArithm\u00e9tique distribu\u00e9e (DA), Filtrage num\u00e9rique (FIR), Convolution, Transform\u00e9e de Fourier (DFT\/FFT)\u003C\/li\u003E\n\u003C\/ol\u003E\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n        \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003EObjectifs d\u0026#039;apprentissage\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003E\u003Cul\u003E\n\u003Cli\u003ED\u00e9couvrir les principes de conception mat\u00e9rielle pour les syst\u00e8mes embarqu\u00e9s num\u00e9riques.\u003C\/li\u003E\n\u003Cli\u003EComprendre les diff\u00e9rences entre logique c\u00e2bl\u00e9e, programmable et processeur g\u00e9n\u00e9raliste.\u003C\/li\u003E\n\u003Cli\u003ES\u2019initier \u00e0 la mod\u00e9lisation mat\u00e9rielle et \u00e0 la description algorithmique \u00e0 l\u2019aide du langage VHDL.\u003C\/li\u003E\n\u003Cli\u003EAppr\u00e9hender les m\u00e9thodologies RTL (Register Transfer Level).\u003C\/li\u003E\n\u003Cli\u003ESavoir int\u00e9grer un processeur softcore dans une architecture mat\u00e9rielle.\u003C\/li\u003E\n\u003Cli\u003EExplorer les techniques avanc\u00e9es d\u2019arithm\u00e9tique embarqu\u00e9e (addition, multiplication rapide), de traitement de signal (filtres num\u00e9riques, convolution), et de l\u2019arithm\u00e9tique distribu\u00e9e.\u003C\/li\u003E\n\u003C\/ul\u003E\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n        \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003EOrganisation g\u00e9n\u00e9rale et modalit\u00e9s p\u00e9dagogiques\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003E\u003Cp\u003EUE mutualis\u00e9e avec le parcours M1 E3A FI PR679\u003C\/p\u003E\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n                \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003EComp\u00e9tences\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003E\u003Cp\u003E\u00c0 l\u2019issue de ce module, l\u2019\u00e9tudiant sera capable de :\u003C\/p\u003E\n\u003Cul\u003E\n\u003Cli\u003EIdentifier les diff\u00e9rences fondamentales entre FPGA, ASIC et CPU.\u003C\/li\u003E\n\u003Cli\u003EMod\u00e9liser un syst\u00e8me num\u00e9rique combinant machine \u00e0 \u00e9tats finis (FSM) et chemin de donn\u00e9es (datapath).\u003C\/li\u003E\n\u003Cli\u003ED\u00e9crire, simuler et valider une architecture mat\u00e9rielle \u00e0 l\u2019aide de VHDL.\u003C\/li\u003E\n\u003Cli\u003EMettre en \u0153uvre un projet sur FPGA avec int\u00e9gration de blocs mat\u00e9riels.\u003C\/li\u003E\n\u003Cli\u003EConcevoir des additionneurs et multiplicateurs adapt\u00e9s aux contraintes embarqu\u00e9es.\u003C\/li\u003E\n\u003Cli\u003EAppliquer des algorithmes de multiplication rapide dans une logique s\u00e9quentielle ou parall\u00e8le.\u003C\/li\u003E\n\u003Cli\u003EConcevoir un filtre num\u00e9rique (FIR\/IIR) optimis\u00e9 avec arithm\u00e9tique distribu\u00e9e.\u003C\/li\u003E\n\u003C\/ul\u003E\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n        \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003EBibliographie\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003E\u003Cul\u003E\n\u003Cli\u003EStephen Brown, Zvonko Vranesic , Fundamentals Of Digital Logic With Vhdl Design, McGraw-Hill\u003C\/li\u003E\n\u003Cli\u003ESteven W. Smith, The Scientist and Engineer\u0027s Guide to Digital Signal Processing, California Technical Publishing\u003C\/li\u003E\n\u003C\/ul\u003E\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n        \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003ENature de l\u0026#039;\u00e9valuation\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003EEvaluation Continue non Int\u00e9grale\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n      \u003C\/div\u003E\n  \u003C\/div\u003E\n\u003C\/div\u003E\n","settings":null}]