[{"command":"insert","method":null,"selector":".course-modal-ajax-placeholder-959657","data":"\u003Cdiv class=\u0022container content-rte\u0022\u003E\n  \u003Cdiv class=\u0022row\u0022\u003E\n    \u003Cdiv class=\u0022box col-md-6 bg-primary text-white\u0022\u003E\n      \u003Ch2 class=\u0022h1 text-left\u0022\u003E  Architecture des syst\u00e8mes embarqu\u00e9s\n\u003C\/h2\u003E\n                  \u003Cdiv class=\u0022field-spacing\u0022\u003E\n        \u003Cdiv class=\u0022field__label h3 dash\u0022\u003EECTS :\n          2.5\n        \u003C\/div\u003E\n      \u003C\/div\u003E\n                  \u003Cdiv class=\u0022field-spacing\u0022\u003E\n        \u003Cdiv class=\u0022field__label h3 dash\u0022\u003ESemestre calendaire :\n          Annualis\u00e9\n        \u003C\/div\u003E\n      \u003C\/div\u003E\n            \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003ED\u00e9tail du volume horaire\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                          \u003Cspan class=\u0022field__label h4 mt-5 \u0022\u003ECours magistraux :\u003C\/span\u003E\n                                      \u003Cspan\u003E12\u003C\/span\u003E\n                      \u003C\/div\u003E\n                                \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                          \u003Cspan class=\u0022field__label h4 mt-5 \u0022\u003ETravaux pratiques :\u003C\/span\u003E\n                                      \u003Cspan\u003E8\u003C\/span\u003E\n                      \u003C\/div\u003E\n                                \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                          \u003Cspan class=\u0022field__label h4 mt-5 \u0022\u003ETravaux dirig\u00e9s :\u003C\/span\u003E\n                                      \u003Cspan\u003E10\u003C\/span\u003E\n                      \u003C\/div\u003E\n                                                            \u003C\/div\u003E\n        \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003ELangue d\u0026#039;enseignement\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003EFran\u00e7ais\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n        \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003EEnseignement \u00e0 distance\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003Enon\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n      \u003C\/div\u003E\n    \u003Cdiv class=\u0022box col-md-6\u0022\u003E\n            \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003EPr\u00e9requis\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003E\u003Cul\u003E\n\u003Cli\u003EBases en architecture des ordinateurs.\u003C\/li\u003E\n\u003Cli\u003EConnaissance des syst\u00e8mes d\u2019exploitation et programmation en C.\u003C\/li\u003E\n\u003Cli\u003EModule M1 architecture des syst\u00e8mes embarqu\u00e9s.\u003C\/li\u003E\n\u003C\/ul\u003E\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n        \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003EProgramme \/ plan \/ contenus\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003E\u003Cp\u003EChapitre 1. Introduction aux syst\u00e8mes embarqu\u00e9s h\u00e9t\u00e9rog\u00e8nes\u003C\/p\u003E\n\u003Cul\u003E\n\u003Cli\u003ED\u00e9finition, enjeux, applications critiques (automobile, a\u00e9ronautique).\u003C\/li\u003E\n\u003Cli\u003EProcesseurs COTS et contraintes de certification (DO-254, DO-178C, etc.).\u003C\/li\u003E\n\u003C\/ul\u003E\n\u003Cp\u003EChapitre 2. Architecture mat\u00e9rielle Cyclone V SoC\u003C\/p\u003E\n\u003Cul\u003E\n\u003Cli\u003EOrganisation CPU (ARM Cortex-A9) et FPGA.\u003C\/li\u003E\n\u003Cli\u003ECartes DE1-SoC : topologie, p\u00e9riph\u00e9riques, interfaces.\u003C\/li\u003E\n\u003Cli\u003EModules du HPS\u003C\/li\u003E\n\u003Cli\u003EContr\u00f4leurs m\u00e9moire : SDRAM.\u003C\/li\u003E\n\u003Cli\u003EInterface avec le FPGA : bus F2H, H2F, LwH2F.\u003C\/li\u003E\n\u003Cli\u003EInterconnexion et espace d\u2019adressage\u003C\/li\u003E\n\u003Cli\u003EL3 Main Switch, L3 Bridges, NIC-301.\u003C\/li\u003E\n\u003Cli\u003EGestion des ma\u00eetres et esclaves, DMA, fen\u00eatres ACP\/SDRAM.\u003C\/li\u003E\n\u003C\/ul\u003E\n\u003Cp\u003EChapitre 3. Pile logicielle embarqu\u00e9e\u003C\/p\u003E\n\u003Cul\u003E\n\u003Cli\u003EHAL, BSP, RTOS, Application API.\u003C\/li\u003E\n\u003Cli\u003EBare-metal vs HPS\/Linux application.\u003C\/li\u003E\n\u003Cli\u003EAcc\u00e8s aux registres via SoCAL, HWLib, HW Manager.\u003C\/li\u003E\n\u003C\/ul\u003E\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n        \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003EObjectifs d\u0026#039;apprentissage\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003E\u003Cul\u003E\n\u003Cli\u003EComprendre l\u2019organisation d\u2019un syst\u00e8me embarqu\u00e9 h\u00e9t\u00e9rog\u00e8ne combinant processeur et logique programmable (SoC).\u003C\/li\u003E\n\u003Cli\u003EAssimiler les \u00e9tapes de conception d\u2019une application embarqu\u00e9e sur une plateforme mixte CPU-FPGA.\u003C\/li\u003E\n\u003Cli\u003EIdentifier les m\u00e9canismes d\u2019interconnexion mat\u00e9rielle dans un SoC (bus AXI, L3 Switch, ponts HPS-FPGA).\u003C\/li\u003E\n\u003Cli\u003EComprendre les contraintes et exigences de certification dans les syst\u00e8mes critiques (automobile, a\u00e9ronautique).\u003C\/li\u003E\n\u003C\/ul\u003E\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n        \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003EOrganisation g\u00e9n\u00e9rale et modalit\u00e9s p\u00e9dagogiques\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003E\u003Cp\u003EUE mutualis\u00e9e avec le parcours M2 E3A FI ISAS (PR 413).\u003C\/p\u003E\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n                \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003EComp\u00e9tences\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003E\u003Cp\u003EL\u2019\u00e9tudiant sera capable de :\u003C\/p\u003E\n\u003Cul\u003E\n\u003Cli\u003EAnalyser l\u2019architecture mat\u00e9rielle d\u2019un SoC de type ARM + FPGA (ex. Cyclone V).\u003C\/li\u003E\n\u003Cli\u003EConfigurer les interfaces et exploiter les bus AXI pour les \u00e9changes HPS-FPGA.\u003C\/li\u003E\n\u003Cli\u003ED\u00e9velopper et d\u00e9ployer une application embarqu\u00e9e en mode bare-metal ou sous OS embarqu\u00e9.\u003C\/li\u003E\n\u003Cli\u003EUtiliser les couches logicielles (HAL, BSP, drivers) pour interagir avec les p\u00e9riph\u00e9riques.\u003C\/li\u003E\n\u003Cli\u003EUtiliser les espaces m\u00e9moire et g\u00e9rer les acc\u00e8s (L3 interconnect, SDRAM, ACP).\u003C\/li\u003E\n\u003Cli\u003EIdentifier les \u00e9l\u00e9ments de conformit\u00e9 li\u00e9s aux normes de certification embarqu\u00e9e (DO-178C, DO-254, etc.).\u003C\/li\u003E\n\u003C\/ul\u003E\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n        \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003EBibliographie\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003E\u003Cul\u003E\n\u003Cli\u003EIntel (Altera), Cyclone V SoC Technical Reference Manual, Intel FPGA documentation.\u003C\/li\u003E\n\u003Cli\u003ERoss K. Snider, Digital System Design using SoC FPGAs, Springer 2023\u003C\/li\u003E\n\u003Cli\u003EVance Hilderman,Avionics Certification: A Complete Guide to DO-178 (Software), DO-254 (Hardware), Ed Len Buckwalter, 2007\u003C\/li\u003E\n\u003Cli\u003ERandall Fulton,Airborne Electronic Hardware Design Assurance, CRC Press, 2014\u003C\/li\u003E\n\u003C\/ul\u003E\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n        \u003Cdiv class=\u0022field-spacing\u0022\u003E\n      \u003Cdiv class=\u0022field__label h3 dash\u0022\u003ENature de l\u0026#039;\u00e9valuation\u003C\/div\u003E\n                        \u003Cdiv class=\u0022mt-5 text-justify\u0022\u003E\n                                      \u003Cspan\u003EEvaluation Continue non Int\u00e9grale\u003C\/span\u003E\n                      \u003C\/div\u003E\n                  \u003C\/div\u003E\n      \u003C\/div\u003E\n  \u003C\/div\u003E\n\u003C\/div\u003E\n","settings":null}]